从连续信号到数字码
模数转换器，简称ADC，是把模拟输入转换成数字表示的器件或电路。它与数模转换器的转换方向相反。以电压输入为例，采样选定观察时刻，保持电路在转换期间保存相应电压，量化把连续幅值归入有限等级，编码再把等级表示为数字。并非所有架构都把这些步骤实现为彼此独立的模块。
理想N位均匀量化器具有2的N次方个码，一级所代表的幅度通常为满量程范围除以这个数。12位、2.5伏范围的例子中，一最低有效位约对应610微伏。这表示量化刻度，并非每次测量都准确到610微伏。相邻模拟值可能落在同一码内，输入超出规定范围时也不能继续按原比例编码。
逐次逼近与并行比较
逐次逼近型ADC通常包含采样保持电路、比较器、内部数模转换器和逐次逼近寄存器。保持输入后，控制逻辑先试最高位，让内部数模转换器产生中间值；比较结果决定保留还是清除这一位，再依次试探后面的位。这相当于逐步缩小区间的二分搜索，最后输出逼近所采样电压的码。
闪速型ADC则用多个比较器同时把输入与不同阈值比较。理想的N位全并行结构需要2的N次方减一个比较器，其输出先形成类似温度计刻度的编码，再转换为二进制码。并行比较可取得很高速度，但比较器数量随位数迅速增加，带来面积、功耗与匹配难度。因而不能只凭“转换最快”判断哪种架构最适合测量任务。
采样率不能替代抗混叠
采样率是每秒获取多少次样本，不同于每个样本有多少位。对基带带限信号，采样频率需高于最高信号频率的两倍，才具备无混叠重建的基本条件。现实输入还可能含有带外干扰与噪声，因此通常需在ADC之前配置模拟抗混叠滤波器，并为滤波器的过渡带保留余量。
若超出目标频带的成分在采样后折入同一数字频段，后级不能仅靠普通数字滤波把它与原信号区分。提高采样率可以放宽模拟滤波器的要求，却不会自动消除所有误差。采样电容还必须在允许时间内充分建立；多路复用切换通道后，如果驱动电路来不及稳定，得到的码便可能混入前一通道的影响。
分辨率之外还有什么
ADC以基准电压为标尺，基准不稳定、驱动能力不足或噪声过大，都会影响转换结果。量化之外还存在失调、增益误差和非线性。较多输出位数不等于较高绝对准确度：细密刻度的尺子若零点或比例有偏差，读数仍会系统性出错，数字校正也应针对相应误差来源。
有效位数ENOB用于描述指定输入频率和采样率下的动态表现，通常由包含噪声与失真的测试结果换算，而不是芯片输出字长的另一种写法。选用器件时，应把所需信号带宽、动态范围、输入驱动、基准与实际测试条件一起考虑。ADC完成的是有边界、有误差的数值表示，不是对连续世界的无损复制。